Программа курса: "ПЛИС внутрисхемная отладка и оптимизация"
Начало курса: 20 января 2025 г.*

*Индивидуальное расписание для группы сотрудников одной организации от 10 человек
Тариф
удостоверение о повышении квалификации

Отзывы о курсах наших студентов ТУТ

+ срок обучения: 4 недели

+ лекционный материал

+ видеоматериалы

+ одна групповая онлайн консультация с преподавателем в неделю

+ одна индивидуальная онлайн консультация с преподавателем (1 час)

+ проверка всех практических работ преподавателями курса с обратной связью (посмотреть пример обратной связи ТУТ)

+ выполнение заданий происходит на отладочной плате Altera FPGA Cyclone IV EP4CE6 EP4CE10 NIOSII (посмотреть обзор платы)

!отладочную плату вы приобретаете самостоятельно (или используете плату из курса "Основы проектирования устройств на базе ПЛИС")

+ кураторская поддержка в будние дни

+ доступ к базе знаний 12 месяцев

СТОИМОСТЬ: 55500 РУБ.
При 100% оплате (не в рассрочку) скидка минус 10% - 49950 руб.

Купить в рассрочку на 2 платежа от организации без %:
заявка на почту: info@pcbteach.ru

При оплате в рассрочку от банка на 12 месяцев (или 4,6,10 мес.)
ежемесячный платеж составит от 4625 руб.

Для юридических лиц: при заключении договора на обучение для 3-х сотрудников и более действуют специальные условия.
Подробности: 8-800-301-66-34 или info@pcbteach.ru

Мы предоставляем рассрочку, это прописывается в договоре.

Рассрочка на два платежа, первый платеж вносится сразу, второй вносится через месяц после начала обучения, без уплаты процентов.

Если вам нужна рассрочка на большее количество месяцев - на 4, 6 или 12, вам необходимо на нашем сайте перейти на вкладку “Программы”, выбрать тариф, заполнить данные, перейти на страницу оплаты и заполнить заявку на рассрочку от Тинькофф Банка.
При положительном решении по вашей заявке вы оплачиваете определенное количество равных платежей без уплаты процентов непосредственно в банк, а проценты за вас оплачиваем мы.
Signal Tap II
Обзор инструмента Signal Tap II.
Пример использования: запуск, выбор тактирования, выбор сигналов для отображения, выбор триггера, сегментирование получаемых данных.
Самостоятельное задание для отладки проекта с помощью SignalTap II.

In-System Memory Content Editor

Обзор инструмента In-System Memory Content Editor.
Пример использования In-System Memory Content Editor для отладки проекта.
Самостоятельное задание для отладки проекта с использованием In-System Memory Content Editor.

In-System Sources & Probes

Обзор инструмента In-System Sources & Probes.
Пример использования In-System Sources & Probes для отладки проекта.
Самостоятельное задание для отладки проекта с использованием In-System Sources & Probes.

System Console
Обзор возможностей System Console.
Пример использования System Console для отладки проекта.
Самостоятельное задание для отладки проекта с использованием System Console.

Chip Planner
Пример анализа проекта с использованием Chip Planner: пути тактовых сигналов, размещение компонентов, плотность трассировки на кристалле. Возможности бесплатной версии.
Основы Time Quest и оптимизация временных характеристик проекта

Характерные места и причины возникновения ошибок распространения сигналов.
Пример анализа на временные ошибки. Определение причины ошибки.
Основы TCL и написание .SDC-файлов.
Пример оптимизации проекта по производительности с использованием Time Quest.
Пример оптимизации проекта с математическими операциями: деление, сложение, умножение с использованием Time Quest.
Самостоятельное задание для оптимизации проекта с использованием Time Quest.